文章 ID: 000086200 內容類型: 錯誤訊息最近查看日期: 2012 年 09 月 11 日

錯誤：分配錯誤：訊號分配報表中原始碼的寬度必須與結果的寬度相符

環境

FPGA 智慧財產

PLL

BUILT IN - ARTICLE INTRO SECOND COMPONENT

描述雖然 Quartus^® II 軟體版本 2.0 正確限制APEX^™ II 裝置 PLL 輸入頻率至 420 MHz，軟體錯誤地將同樣的限制置於高速差速（LVDS、LVPECL 和 HyperTransport™ 技術）輸入頻率上。 APEX II 裝置支援高達 500 MHz 的 LVDS 輸入頻率，如解決方案所述， APEX II 裝置支援的最大高速差值（LVDS、LVPECL 和 HyperTransport 技術）輸入頻率頻率為何？

這個問題已在 Quartus II 軟體版本 2.1 中解決。

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。查看這個頁面的英文版。