描述
由於Intel® Quartus® Prime 標準版軟體版本 17.1 Update 1 和更早版本的問題，在 VHDL 中使用 ip altmult_complex時，執行分析與合成時，您可能會在訊息視窗中看到下列錯誤訊息。
錯誤 （12077）：節點實例「altera_mult_add_rtl2」以未知參數即刻表示「ACCUM_SLOAD_PIPELINE_SCLR」
錯誤（12077）：節點實例「altera_mult_add_rtl2」瞬間以未知參數「ADDNSUB_MULTIPLIER_PIPELINE_SCLR1」
錯誤 （12077）：節點實例「altera_mult_add_rtl2」瞬間以未知參數「ADDNSUB_MULTIPLIER_PIPELINE_SCLR3」
錯誤（12077）：節點實例「altera_mult_add_rtl2」瞬間以未知參數「SIGNED_PIPELINE_SCLR_A」
錯誤 （12077）：節點實例「altera_mult_add_rtl2」瞬間以未知參數「SIGNED_PIPELINE_SCLR_B」
解決方法
若要解決這個問題，請從 .vhd 檔案中移除這些埠。
此問題排定在 Intel Quartus Prime 標準版軟體日後發佈時解決。