為什麼我的 SOC 設計會看到資料一致性故障？

環境

錯誤 ID: FB: 422704 405365;

Quartus 版本

Intel® Quartus® Prime Pro Edition 軟體

版本已找到: 14.1 版本已修正: 16.1

描述

由於 4.10 之前 linux-socfpga 核心中 CoreLink™ 第 2 級快取記憶體控制器 L2C-310 的預設組態出現問題，因此可能會看到資料一致性故障。

對於 4.10 之前的 Linux-socfpga 核心，L2C-310 快取記憶體控制器具有共用屬性覆寫啟用位設定為關閉。

這樣一來，控制器便能將 MPU 核心或 ACP 埠的一些不可快取的存取優化到可快取的非分配存取，並將一致性點從 SDRAM 移到 L2 快取記憶體。

如果高手透過 L3 或 FPGA2SDRAM 橋接器存取 SDRAM，一致性點的變化可能會造成問題。

參考：CoreLink™ 第 2 級快取記憶體控制器 L2C-310，修訂版：r3p3 技術參考手冊（ARM DDI 0246H （ID080112）：第 2.3.2 節可分享屬性。

解決方法

建議 Aux 控制註冊位 [22]： 共用屬性覆寫啟用位 設定為 ON。此設定會停用 L2 快取記憶體控制器中的優化。

這個問題已在最新的 linux-socfpga 和您開機-socfpga 版本中得到解決，HTTPs://github.com/altera-opensource/

相關產品

本文章適用於 6 產品

Cyclone® V ST SoC FPGA

Cyclone® V SE SoC FPGA

Arria® V SX SoC FPGA

Arria® V ST SoC FPGA

Intel® Arria® 10 FPGA 與 SoC FPGA

Intel® Arria® 10 SX SoC FPGA

選擇您的語言