文章 ID: 000086687 內容類型: 錯誤訊息 最近查看日期: 2021 年 03 月 17 日

錯誤（14566）：由於與現有限制的衝突，Fitter 無法放置 1 個周邊元件 （1 PHYLITE_GROUP（s）。

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Intel® Quartus® Prime Standard Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於平行介面的 PHY Lite 限制Intel® FPGA IP，如果您在同一 I/O 銀行中放置了多個平行介面的 PHY 精簡版 Intel FPGA IP，則可能會看到上面的錯誤訊息。

    解決方法

    為了解決此問題，請避免在同一個 I/O 銀行中放置多個平行介面的 PHY 精簡版Intel® FPGA IP。這是因為平行介面的 PHY Lite Intel FPGA IP都有特定的介面要求，需要特定的 PLL 設定。然而，特定銀行中僅有一個 PLL 可用。

    相關產品

    本文章適用於 3 產品

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。