文章 ID: 000086689 內容類型: 疑難排解 最近查看日期: 2020 年 09 月 11 日

為什麼在 DCP1.2 OpenCL BSP 設計中看到控制計時違規？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 OpenCL™ 的 Intel® FPGA SDK
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在編譯 DCP1.2 OpenCL BSP 設計時，可能會看到小巧的控制時間違規。

     

    解決方法

    此保持計時違規不會對 DCP1.2 OpenCL BSP 設計造成任何功能問題。

    這個問題已在 DCP 1.2.1 OpenCL BSP 設計中得到解決。

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。