文章 ID: 000086691 內容類型: 疑難排解 最近查看日期: 2019 年 12 月 17 日

為何 ALTCLKCTRL Intel® FPGA IP的輸出頻率訊號在 10 Intel® Arria® SX 裝置中高高停留？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • ALTCLKCTRL Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Prime 軟體Intel® Quartus®問題，您可能會發現，對於Intel® Arria® 10 個 SX 裝置，ALTCLKCTRL Intel® FPGA IP分配到 CLKCTRL_2L_G_I17 位置時，輸出頻率訊號會被卡在高處。

    解決方法

    若要解決此問題，請建立 ALTCLKCTRL Intel® FPGA IP實例，並在 Quartus 設定檔 （.qsf） 中新增下列作業，以保留 d controller 實例並修復位置以 CLKCTRL_2L_G_I17。

    set_location_assignment CLKCTRL_2L_G_I17──對

    set_instance_assignment──PRESERVE_FANOUT_FREE_WYSIWYG ON-to

     

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 SX SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。