文章 ID: 000086813 內容類型: 疑難排解 最近查看日期: 2017 年 09 月 04 日

當 JTAG 鏈中有多個裝置時，INTEL® STRATIX® 10 FPGA開發工具組為何會出現 JAM 程式設計故障？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Jam™ STAPL 軟體
  • 虛擬 JTAG Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 JAM 程式設計程式的限制，如果您在 Intel® Stratix® 10 FPGA開發板上的 JTAG 鏈中有多個裝置，則使用 JAM 檔案程式設計可能會失效。

    這是因為開發板上有一個Intel MAX® 10 裝置，它透過虛擬 JTAG IP 將 JTAG 鏈多倍。此 IP 會為 IR 和 DR 引入額外的填充位，結果導致故障。

    解決方法

    使用 JAM 檔案進行程式設計時，請確保只有 Intel Stratix 10 裝置位於開發工具組上的 JTAG 鏈中。

    相關產品

    本文章適用於 2 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA
    Intel® MAX® 10 FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。