文章 ID: 000087042 內容類型: 疑難排解 最近查看日期: 2015 年 05 月 20 日

部分低延遲 40-100GbE IP Core 100GbE 變異低於預期頻寬,因為IPG_COL_REM收銀機的價值錯誤

環境

  • Intel® Quartus® II 訂閱版
  • 乙太網路
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    低延遲 40-100GbE IP 核心 IPG_COL_REM 註冊 在偏移0x406應具有 20 小數值在 100 GbE 的變異 以及 40 GbE 變異的 4 小數值。然而,LL 40-100GbE IP core v14.1 將此收銀機設為 4 吋的值 100GbE 差異。

    此問題適用于所有適用于您的 LL 100GbE IP 核心 指定 LL 40-100GbE 參數編輯器中的封包間差。

    此問題減少了 LL 100GbE IP 核心的頻寬。

    解決方法

    若要解決這個問題並修正互包間的差距 ,將 20 小數值寫入 IPG_COL_REM 收銀機 在您的 LL 100GbE IP 核心變異中。

    此問題已在低延遲 40 的 15.0 版本中修復 - 以及 100-Gbps 乙太網路 MAC 和 PHY IP 核心。

    相關產品

    本文章適用於 1 產品

    Intel® 可程式裝置

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。