文章 ID: 000087079 內容類型: 疑難排解 最近查看日期: 2013 年 05 月 18 日

PCI Express Gen3 x8 Stratix V 硬 IP 可能的列示失敗

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    適用于 PCI Express 的 Stratix V GX 硬 IP 的第 3 代 x8 變異 當調適性均衡時，IP Core 可能會在列舉期間發生故障 （AEQ） 在 LTSSM 速度變更狀態期間處於活動狀態。

    解決方法

    此問題已修復在硬 IP 的 12.1 SP1 版本中 PCI Express IP Core。

    相關產品

    本文章適用於 1 產品

    Stratix® V FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。