使用具有 Stratix® V、Arria® V 和 Cyclone® V 裝置的 PLL Intel® FPGA IP,並指定多個輸出頻率的相移時,您可能會看到這個錯誤。如果無法實現一個或多個相移設定,IP 可能會顯示此錯誤。然而,它也可能列出同樣不正確實際相移設定。
若要讓相移設定盡可能接近您對多個輸出頻率頻率的渴望,請使用 「實體輸出啟用」選項,並手動輸入 M 和 N 計數器值,以達到 VCO 頻率,讓您達到所需的輸出頻率,以及適當的階段步驟解析度。
使用具有 Stratix® V、Arria® V 和 Cyclone® V 裝置的 PLL Intel® FPGA IP,並指定多個輸出頻率的相移時,您可能會看到這個錯誤。如果無法實現一個或多個相移設定,IP 可能會顯示此錯誤。然而,它也可能列出同樣不正確實際相移設定。
若要讓相移設定盡可能接近您對多個輸出頻率頻率的渴望,請使用 「實體輸出啟用」選項,並手動輸入 M 和 N 計數器值,以達到 VCO 頻率,讓您達到所需的輸出頻率,以及適當的階段步驟解析度。
1
所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。
這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。