文章 ID: 000087519 內容類型: 錯誤訊息 最近查看日期: 2023 年 02 月 23 日

為何在 Intel® Stratix® 10® 和 Intel Agilex 7 FPGA裝置中使用進階 SEU 偵測Intel® FPGA IP時，sys_error訊號被高度維護

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 進階 SEU 偵測器 Intel® Stratix® 10 FPGA IP
  • 進階 SEU 偵測器 Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 20.4 及以上版本的問題，您將會在Intel® Stratix® 10® 和 Intel Agilex 7 FPGA裝置使用進階 SEU 偵測Intel® FPGA IP時，在訊號 Tap Logic Analyzer 中觀察高度維護的sys_error訊號。

     

    sys_error訊號的預期回應應該會偏低。

     

     

    解決方法

    此問題已從 Intel® Quartus® Prime Pro Edition Software 版本 21.3 開始修復。

     

     

    相關產品

    本文章適用於 2 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。