文章 ID: 000088638 內容類型: 疑難排解 最近查看日期: 2021 年 12 月 16 日

為什麼適用于 PCI Express* 硬 IP 的 Intel® FPGA P-Tile Avalon®串流 IP 不使用 Avalon® 串流 TX 介面的同位位元組？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Avalon-ST Intel® Stratix® 10 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    適用于 PCI Express* 硬 IP 的 Intel® FPGA P-Tile Avalon®串流 IP，自動為數據匯流排同位檢查保護功能產生位元組同位檢查。Intel® FPGA P-Tile Avalon®適用于 PCI Express* 硬 IP 的串流 IP，無法使用以下訊號上提供的同位比位元組，以執行資料匯流排同位檢查保護功能。

     

    訊號名稱：

    tx_st_data_par_i

    tx_st_hdr_par_i

    tx_st_tlp_prfx_par

    解決方法

    此資訊包含在適用于PCI Express* 使用者指南的 Intel® FPGA P-Tile Avalon®串流 IP的 21.4 版中

    相關產品

    本文章適用於 2 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA F 系列
    Intel® Stratix® 10 DX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。