文章 ID: 000090970 內容類型: 疑難排解 最近查看日期: 2023 年 03 月 13 日

為何使用具有 F-Tile SDI II 的 SD-SDI 視訊標準Intel® FPGA IP外接 VCXO 設計範例的平行回送時,觀察到的抖動高於預期?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 介面
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 22.1 的問題,F-Tile SDI II Intel® FPGA IP外接 VCXO 設計範例的平行回送比 SD-SDI 視訊標準要求的抖動更高,因為 SDI RX 核心的 FVH 同步訊號輸出無法為子卡上進行外部 VCXO 計時所需的外部 VCXO 來同步 TX 和 RX 之間的頻率。這個問題影響到三倍速率和多速率的 SDI 視訊標準,因為 SD-SDI 是支援標準的一部分。 此問題也會影響在 Intel 在設計中採用 TI LMH1983 晶片的 VCXO 之後的任何® Intel Agilex 7 FPGA設計。

    解決方法

    若要解決這個問題,請使用兩種可能的解決方案之一:

     

    1. 使用 F-Tile SDI II Intel® FPGA IP無外部 VCXO 設計範例的平行回送。此設計支援三速率和多速率 SDI 視訊標準 (包括 SD-SDI),同時使用內部 PLL 來同步 TX 和 RX 之間的頻率。

     

    2.使用外部同步頻率分離器晶片(例如 TI LMH1981),產生FVH 計時訊號,並將訊號傳送至外部 VCXO (TI LMH1983),如 圖 1 所示。TI LMH1981 外部頻率分離器可在 Nextera 和 Terasic 12G SDI-FMC 子卡上使用,因此使用者必須向 TI LMH1981 提供 Genlock 輸入。

     

     

    圖 1。

     

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。