文章 ID: 000091357 內容類型: 疑難排解 最近查看日期: 2023 年 08 月 16 日

在 Windows 上生成 F-Tile Serial Lite IV Intel® FPGA IP時,為什麼 Serial Lite IV IP 中設置的資料速率不正確?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 22.1 及更早版本存在問題,您在 Windows 上生成 F-Tile Serial Lite IV Intel® FPGA IP時,可能會看到 Serial Lite IV IP 中設置的資料速率不正確。

    您可以在以下生成的檔中使用 'EHIP_DATA_RATE' 參數進行檢查:

    • <ip_name>\sl4_f_500\synth\hip\sl4_hip_<ip_name>_sl4_f_500_***.sv
    • <ip_name>\sl4_f_500\synth\hip\ sl4_hip_bb_<ip_name>_sl4_f_500_***.sv

    這可能會導致在編譯設計(包括 F-Tile Serial Lite IV Intel FPGA IP)時出現支援邏輯建置錯誤。

    這個問題不會發生在 Linux 上。

    解決方法

    對於 Intel Quartus Prime Pro Edition 軟體版本 22.1,有一個修補程式可用於修復此問題。從以下連結 下載 安裝 補丁 0.19

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 22.3 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ I 系列 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。