描述
- Intel® Arria®10 GPIO 手冊中提到的「50 ps 增量延遲」的句子不是一個確切的值。這只是解釋「偏移」值和「最大延遲」之間關係的示例。使用者應參考資料表瞭解確切的 IOE 延遲值。
- 在Intel® Arria® 10 器件資料表中，表 89 顯示了不同速度等級的最大延遲值以及輸入和輸出引腳的偏移值範圍。但該表並沒有完全解釋它們的關係。
解決方法
在 Intel® Arria® 10 核心結構和通用 I/O 手冊第5.5.3.3 章中。可程式設計IOE延遲，有一句話提到「50 ps增量延遲」。它不是一個精確的值，而只是一個解釋「偏移」值和「最大延遲」之間關係的示例。使用者應參考資料表瞭解確切的 IOE 延遲值。
從Intel® Arria®10設備資料表表89。Intel® Arria® 10 台設備的 IOE 可程式設計延遲，我們可以看到具有不同速度等級的設備存在不同的最大 IOE 延遲。我們可以將輸出路徑的輸出延遲鏈設置（IO_IN_DLY_CHN）從0~15調整，這意味著16分的解析度。對於輸入路徑，輸入延遲鏈設置（IO_OUT_DLY_CHN）參數範圍為0~63，64分解析度。
將句子簡化為公式如下：
對於輸出引腳，如果我們將IO_OUT_DLY_CHN設置為 N，
輸出路徑增量延遲 = 最大輸出延遲 / 16
輸出延遲值 = 最大輸出延遲 / 16 × （N + 1）
對於輸入引腳，如果我們將IO_IN_DLY_CHN設置為 N，
輸入路徑增量延遲 = 最大輸出延遲 / 64
輸出延遲值 = 最大輸出延遲 / 64 × （N + 1）
例如，慢速模型 -E3S 輸入延遲可以設置為 0-6.035 ns，步長為 6.035 ns/64=0.0943 ns。
但是，我們必須知道，IO 延遲鏈沒有 PVT 補償。該值隨「過程」、「電壓」和「溫度」而變化。