Intel SoC 裝置中的硬核處理器系統 （HPS） 具有 HPS 對FPGA AXI* Bridge （h2f） 介面，可與FPGA核心的記憶體和周邊裝置進行通訊。這個範例將 HPS 與平臺設計者（原名 Qsys）中的 AXI 從晶片上記憶體 元件即時顯示，並展示如何模擬設計。測試台系統使用 Mentor Graphics* Master Bus 功能模型 （BFM） 來建模 HPS AXI 橋接器介面，以FPGA核心邏輯進行通訊。
使用此設計範例
HPS_h2f_axi_sim.zip下載檔案並解壓縮檔內容。此設計範例需要 Intel® Quartus® Prime 軟體 v13.1 或更高版本。
ZIP 檔案包含下列 IP 目錄和模擬目錄，以執行模擬並檢視結果：
- 名為HPS_h2f_axi_sim.qsys 的頂級 Qsys系統
- ip/目錄中的 AXI 從機記憶體檔案
- HPS_h2f_axi_simulation_example/目錄下的模擬檔案如下：
- testbench/mentor/ - 包含使用 ModelSim* 執行模擬的設定檔案。主要腳本檔為 run_sim.tcl。
- testbench/HPS_h2f_axi_sim_tb/模擬/ - 包含最高層級的測試台與測試程式。最高層級的測試台檔案為 HPS_h2f_axi_sim_tb.v， 測試程式 為 master_test_program.sv。
- testbench/HPS_h2f_axi_sim_tb/模擬/子模組/ - 子目錄包含編譯設計所需的 Verilog 檔案。
最高層級的測試台會立即測試 HPS 模擬模型、頻率源、重設源，以及主測試程式。測試程式會使用 h2f AXI 橋接器介面，將 HPS BFM 模型的指令發送到 AXI 次要記憶體。測試程式執行定向測試以啟動四個寫入，接著四個讀取，接著是兩次寫入資料突起和兩次讀取資料突增。最後，測試計劃驗證 AXI 從 AXI Slave memory 讀取的資料與所寫的資料相符。
您可以使用隨附的模擬腳本，使用 Mentor Graphics ModelSim-Intel® FPGA Edition 模擬器執行模擬。若要執行模擬，您必須擁有已安裝的 Mentor Graphics AXI 驗證 IP Suite 授權，該授權包含在 Intel® Quartus® Prime Standard 和 Pro Edition 授權中。若要啟動 ModelSim-Intel FPGA 版軟體，請使用以下命令，其中 -mvchome 路徑指向正確的安裝目錄：
vsim -mvchome $QUARTUS_ROOTDIR/../ip/altera/mentor_vip_ae/一般
從 HPS_h2f_axi_simulation_example/testbench/mentor/directory 推出 ModelSim-Intel FPGA 版軟體。接著，您可以執行 run_sim.tcl 腳本，執行模擬並檢視波形。
master_test_program.sv 的測試計劃是根據 Mentor Graphics AXI 驗證 IP Suite （Intel FPGA Edition） 中提供的範例，該範例在Mentor VIP Intel FPGA Edition AMBA、AXI3 和 AXI4 使用者指南 （PDF）第 6 章中詳細說明。
使用者指南也包含第 12 章中背靠背主機和從屬 BFM 的範例，以及使用 ModelSim-Intel FPGA、Questa 和 VCS 模擬器執行模擬的說明。