LDPC Intel® FPGA IP
Intel 打算停產 LDPC 的智慧財產(IP),如需詳細資訊,請參閱產品停產通知 (PDN2208)。
LDPC Intel® FPGA IP
5G 低密度奇偶檢查
低密度奇偶檢查(LDPC)碼這種線性錯誤更正碼,可讓您透過雜訊通道傳輸訊息。Intel 的 5G 低密度奇偶檢查(LDPC)Intel FPGA 智慧財產(IP)核心是高輸送量的編碼器或解碼器,符合第三代行動通訊合作計畫(3GPP)5G 規格。LDPC 碼的頻譜效率較優異,並支援 5G 新無線(NR)的高輸送量。利用 Intel FPGA 的彈性,可以設計與實作並重新設計各種配置,支援基礎圖、編碼速率,以及 Z 與 LR 寬度的任何變更。
功能特色
所有解碼器具有:
- MATLAB 模型
- 可減少延遲並提高雙緩衝架構輸送量
- 提前停止標準
- 以下項目的參數:
- 輸入平行度
- 解碼平行度
- LLR 寬度
- 衰減因子
其他資源
尋找 IP
尋找符合您需求的 Altera® FPGA 智慧財產權核心。
技術支援
如需此 IP 核心技術支援,請造訪支援資源或 Intel® 高級支援。您也可以在知識中心與社群搜尋此功能的相關主題。
IP 評估與購買
Altera® FPGA 智慧財產核心的評估模式與購買資訊。
使用 Altera® FPGA IP 從事設計
進一步瞭解使用 Altera® FPGA IP 從事設計,這是專為 Altera® FPGA 最佳化的大量現成核心。
IP 基礎工具組
免費的 Altera® FPGA IP 核心授權,以及 Quartus® Prime Standard 或 Pro Edition 軟體的有效授權。
設計範例
下載 Altera® FPGA 裝置的設計範例與參考設計。
聯絡業務人員
為了滿足您 Altera® FPGA 產品設計與加速的需求,請與銷售人員聯絡。