概述
數位模組 TFT LCD Controller 參考設計可讓您加速系統中 TFT LCD 面板顯示器的設計。參考設計以數位模組 DB9000AVLN TFT LCD Controller 智慧財產 （IP） 核心為中心，提供網路清單或 VHDL/Verilog HDL 收發器傳輸等級 （RTL） 格式。
DB9000AVLN 核心包含Avalon®記憶體對應系統互連，可連接到Nios® II嵌入式處理器與 SDRAM 或 SRAM 控制器（記憶體可以作為框架緩衝器）。提供此參考設計的軟體會在Nios II嵌入式處理器上執行，將影像放置在框架緩衝記憶體中，並調用 DB9000AVLN 核心來驅動 LCD 面板。
使用Intel® Quartus®設計軟體，您可以在Cyclone®、Cyclone® II 或 Cyclone® III FPGA開發工具組中即時驗證 TFT LCD 控制器參考設計。如需支援的Intel® FPGA開發工具組的完整清單，請參閱 示範的 Intel® 技術 區段。
您可以利用適當的纜線，將您的 LCD 面板連接到Intel FPGA開發工具組。如需詳細資訊，請聯絡 Digital Blocks。
硬體設計功能
- 廣泛的可程式化 LCD 面板解析度
- 最大可程式化解析度為 4096 x 2048
- 水準圖元解析度從 16 到 4096 圖元以 16 圖元遞增
- 支援 1 埠 TFT LCD 面板介面
- 18 位數位（6 位/色彩）與 24 位數位（8 位/色彩）
- 支援 2 埠 LVDS TFT LCD 面板介面
- 可程式化框架緩衝位每圖元 （bpp） 色彩深度：
- 1、2、4、8 bpp 透過色彩色板對映至 18 位 LCD 圖元
- 16、18 bpp 直接磁片磁碟機 18 位 LCD 圖元
- 24 bpp 直接磁片磁碟機 24 位 LCD 圖元
- 彩色 pallet RAM 可降低框架緩衝記憶體儲存需求，並Avalon系統互連寬度
- 256 個 16 位 RAM 的入門級，以 128 條目 32 位實做
- 透過微處理器或主匯流排界面，透過直接記憶體存取 （DMA） 控制器動態地透過從從機匯流排界面靜態載入
- 可程式化輸出格式支援
- 在 18 位數位介面上 RGB 6：6：6 或 5：6：5
- 24 位數位介面 RGB 8：8：8
- 可程式化水準和垂直計時參數
- 前門衛，後門衛，同步寬度，每行圖元
- 同步極性
- 可程式化圖元頻率
- 圖元頻率分隔器從匯流排頻率的 1 到 128
- 圖元頻率極性
- 獨立、獨立的圖元頻率輸入
- 可程式化資料啟用計時訊號
- 衍生自水準和垂直計時參數
- 顯示器啟用極性
- 三種類型的記憶體
- 16 字 x 32 位輸入 FIFO、分離Avalon系統互連與 LCD 面板頻率速率。整合 DMA 控制器
- 255 字 x 16 位彩色 pallet RAM
- 16 字輸出 FIFO
- FIFO 緩衝區可對深度和寬度進行參數化
- 支援上下電源排序
- 9 個內部岔斷源，含遮蓋控制
- 小埠、大終端或 Windows CE 模式
- 符合記憶體對映介面Avalon
- 選用 PCI* 介面
- 完全同步、可合成的 Verilog HDL 或 VHDL RTL 來源，具有不斷上升的邊緣計時、沒有閘道頻率，也沒有內部三狀態
- 根據您與數位模組硬體與軟體工程服務的需求，修改或整合 DB9000AVLN 核心
聯絡資訊
Digital Blocks， Inc.
587 Rock Road
美國 NJ 07452 的格萊雅克
電話：+1 201 251 1281
傳真：+1 201 632 4809
電子郵件： info@digitalblocks.com
WWW： www.digitalblocks.com