否,您無法在 V 和 Stratix® Arria® V GZ 收發器裝置中不連續放置結合收發器通道。
若要正確運作,結合通道放置必須在收發器銀行內連續放置。
以下範例顯示非法的結合通道設定。
範例 1:非法的五通道 ATX PLL 計時結合介面,穿插于未結合的通道。
-
GXB_[Tx,Rx]_[L,R][5,11,17,23] = 結合介面通道 1
-
GXB_[Tx,Rx]_[L,R][4,10,16,22] = 結合介面通道 0
-
GXB_[Tx,Rx]_[L,R][3,9,15,21] = 結合介面通道 2
-
GXB_[Tx,Rx]_[L,R][2,8,14,20] = 無結合通道
-
GXB_[Tx,Rx]_[L,R][1,7,13,19] = 結合介面通道 3
-
GXB_[Tx,Rx]_[L,R][0,6,12,18] = 結合介面通道 4
範例 2:非法的五通道 CMU PLL 計時結合介面與自己的 CMU PLL 交互
- GXB_[Tx,Rx]_[L,R][5,11,17,23] = 通道 4
- GXB_[Tx,Rx]_[L,R][4,10,16,22] = 用作 CMU
- GXB_[Tx,Rx]_[L,R][3,9,15,21] = 通道 3
- GXB_[Tx,Rx]_[L,R][2,8,14,20] = 通道 2
- GXB_[Tx,Rx]_[L,R][1,7,13,19] = 通道 0
- GXB_[Tx,Rx]_[L,R][0,6,12,18] = 通道 1
您必須使用 ATX PLL 來導入 5 或 6 通道結合介面。