文章 ID: 000074658 內容類型: 產品資訊與文件 最近查看日期: 2013 年 03 月 19 日

如果我在外部 PLL 模式中使用ALTLVDS_RX和ALTLVDS_TX,我該如何判斷所需頻率的相移和工作週期?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

您可以先使用內部 PLL 編譯ALTLVDS_RX或ALTLVDS_TX範例設計,在外部 PLL 模式中使用ALTLVDS_RX和ALTLVDS_TX,來判斷所需頻率的相移和工作週期。使用 Quartus® II 軟體使用的設定,將範例設計中的內部 PLL 設定為您在外部 PLL 中輸入的設定。

若要在 Fitter 報告中查看 PLL 設定,請展開 資源 區段,然後展開PLL 使用。報告顯示每個ALTLVDS_RX和ALTLVDS_TX介面所需頻率的工作週期、相移和頻率頻率。然後,您可以將這些參數用於設計中的外部 PLL 設定。

相關產品

本文章適用於 41 產品

Cyclone® FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Cyclone® V FPGA 與 SoC FPGA
Cyclone® IV FPGA
Stratix® V FPGA
Stratix® IV FPGA
Stratix® III FPGA
Stratix® II FPGA
Stratix® FPGAs
Arria® V FPGA 與 SoC FPGA
Arria® II FPGA
Arria® GX FPGA
Cyclone® III FPGA
Cyclone® II FPGA
HardCopy™ IV E ASIC 裝置
HardCopy™ III ASIC 裝置
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V GX FPGA
Cyclone® V GT FPGA
HardCopy™ IV GX ASIC 裝置
Stratix® V E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® II GX FPGA
Stratix® GX FPGA
Cyclone® V E FPGA
Cyclone® IV GX FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Arria® II GZ FPGA
Arria® II GX FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。