文章 ID: 000075286 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

分散收集 DMA 控制器 Core FIFO 深度設定是否會影響所產生的硬體?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

Scatter-Gather DMA 配置視窗中的「FIFO 深度」下拉設定不會影響元件的內部 FIFO 深度。 此設定是在 Quartus II 設計軟體版本 7.1 仲介紹。 SGDMA 元件使用下列公式來判斷內部 FIFO 深度:

FIFO 深度 = 128 * (32 / (資料寬度 * 2))

例如,如果您將 SGDMA 設定為 32 位傳輸,則 FIFO 深度為 64。 在未來的版本中,FIFO 深度將顯示在 SGDMA 設定功能表中。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。