文章 ID: 000078532 內容類型: 產品資訊與文件 最近查看日期: 2016 年 08 月 31 日

如何設定 Altera_PLL 超級功能的 PLL 補償目標？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果 PLL 沒有指定的補償頻率，您將會在 Quartus® II 配接器報告中看到下列警告：

     

    警告 （177007）：放置在位置的 PLL 沒有 PLL 頻率來補償指定的 - Fitter 將嘗試補償所有 PLL 頻率

    資訊（177008）： altera_pll：altera_pll_i|代[0].gpll~FRACTIONAL_PLL

    解決方法

    指定補償頻率目標（可直接在 ALTPLL 超級功能 GUI 中完成）的方式，是進行「比對 PLL 補償頻率」作業。 PLL 頻率節點的語法必須是特定的，才能將其保存在「分配編輯器」中。 在尋找節點的後編譯篩選器中篩選 *outclk_wire* 。

    例如：

    範例：inst|example_0002：example_inst|altera_pll：altera_pll_i|outclk_wire[0]

    outclk_wire[0] 對應于 Altera_PLL 實例中的 C0。

    相關文章

    相關產品

    本文章適用於 15 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。