為什麼我無法將 Intel® Stratix® 10 個分割區放置在收發器銀行附近的 10 個分割區，匯出並重新使用到另一個專案中？

由於 Intel® Quartus® Prime Pro Edition Software 版本 18.0 或更早版本的問題，當分割區在一個專案 （或開發者專案） 中放置在收發器銀行附近的連續頻率區域，並且使用 QDB_FILE_PARTITION 分配重用到另一個專案 （或消費專案中），您可能會看到下列內部錯誤：

內部錯誤：子系統：VPR20KMAIN，檔：/quartus/fitter/vpr20k/altera_arch_common/altera_arch_re_network_routing_constraints.cpp

• 頻率磁區由圖中的綠色方塊定義。1
• 行頻率區域為半頻率寬區，一排高的 LAB 排高，以圖中的紅色點綴方塊為代表。1.
  • 在消費者專案中，如果重複使用的分割區位於此區域，您可能會看到上述的內部錯誤。

為了解決這個問題，請在開發者專案中 使用 邏輯鎖定區域，以避免將分割區放置在收發器銀行附近的行頻率區域。

• 在開發者專案中， 使用 邏輯鎖定區域 限制限制分割區的位置，將分割區匯出至收發器銀行的半頻率區（限制在強調的黃色區域以外）。在最終階段編譯並匯出分割區。
• 如果再在消費專案中使用，匯出的分割區將維持在開發者專案中定義的位置。

此問題排定在未來版本的「Prime Pro Edition 軟體Intel® Quartus®中予以解決。

為什麼我無法編譯從另一個具有不同頂級等級的專案匯出的 10 個分割區Intel® Stratix®？

內部錯誤：子系統：PTI、檔案：/quartus/tsm/pti/pti_tdb_builder.cpp

內部錯誤：子系統：LALE，檔案：/quartus/legality/lale/lale_new_solver.cpp

為什麼我無法將 Intel® Stratix® 10 個分割區放置在 EMIF/PHY Lite/LVDS 介面的 I/O 銀行附近，匯出並重新使用在另一個專案中？