描述
當您在 Quartus® Prime 15.1.2 中啟用適用于 PCI® Express Arria® 10 硬 IP 的第 3 代模式的 SKP 偵測邏輯時，可能會看到這個致命的錯誤。
計時限制檔案 altera_pcie_a10_skp.sdc是針對 SKP 偵測邏輯自動產生。如果在衍生 PLL 頻率之前讀取此 .sdc 檔案，您將會遇到此 Quartus 內部錯誤。
解決方法
若要解決 Quartus 內部錯誤，請閱讀 altera_pcie_a10_skp.sdc 在取得對應的 PLL 頻率後存檔。您應該執行 derive_pll_clocks 先執行此操作前 。Sdc 檔。確保 。Sdc 包含的檔 derive_pll_clocks 已在此檔案前列出。
這個問題排定在 Quartus Prime 軟體的未來版本中修復。