文章 ID: 000083676 內容類型: 產品資訊與文件 最近查看日期: 2015 年 01 月 28 日

如何使用EDERROR_INJECT JTAG 指令模擬 Stratix III、Stratix IV 或 Arria II GX 裝置中的 CRC 錯誤？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

若要模擬 Stratix® III、Stratix IV 或Arria® II GX 裝置中的 CRC 錯誤，請使用EDERROR_INJECT JTAG 指令，在範例 3 中複製代碼 539：在Altera FPGA裝置 （PDF） 中使用 CRC 進行錯誤偵測與復原測試方法放進文字檔案中，並將其儲存為 .jam 檔案。

然後您可以在 Quartus® II 設計軟體中使用命令列 JAM 播放機執行 .jam 檔案

命令為：

quartus_jli -aerror_inject -cn .jam

n 在 -c = 纜線索引之後。若要找出 USB-Blaster™ 的纜線索引，請執行：

quartus_jli -n

 

相關文章

相關產品

本文章適用於 5 產品

Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Arria® II GX FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。