文章 ID: 000084992 內容類型: 疑難排解 最近查看日期: 2014 年 05 月 16 日

Altera是否為 JTAG 輸入訊號 TCK、TMS 和 TDI 提供上升和下降時間規格?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

Altera®不提供 JTAG 輸入訊號 TCK、TMS 和 TDI 的上升和下降時間規格。

您可以參考輸入訊號邊緣速率 關於 此主題的進一步指導的指南 (PDF) 白皮書。

相關產品

本文章適用於 38 產品

Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
HardCopy™ III ASIC 裝置
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® FPGAs
MAX® V CPLD
Stratix® GX FPGA
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
HardCopy™ IV GX ASIC 裝置
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® FPGA
MAX® II CPLD
MAX® II Z CPLD
HardCopy™ IV E ASIC 裝置
Cyclone® III LS FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。