文章 ID: 000085048 內容類型: 產品資訊與文件 最近查看日期: 2015 年 01 月 21 日

如何在啟用動態相位對齊 （DPA） 的外部 Altera_PLL 和ALTLVDS_RX之間實現和連接？

環境

  • Intel® Quartus® II 訂閱版
  • ALTLVDS_RX
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Quartus® II 軟體版本 12.1 及更高版本中啟用 DPA 的情況下，在外部 PLL 模式下使用 ALTLVDS_RX 時，您將在分析和合成中收到如下所示的錯誤：

    錯誤：SERDES DPA 區塊節點 \'lvds_rx：lvds_rx_inst0|altlvds_rx：ALTLVDS_RX_component|lvds_rx_lvds_rx：auto_generated|lvds_rx_dpa3\' 未正確連接在 \'DPACLKIN\' 埠上。它必須連接到下面列出的有效埠之一。
    資訊：可以連接到所見即所得arriav_pll_dpa_output PHOUT埠
    資訊：可以連接到所見即所得generic_pll OUTCLK埠

    這會影響 Arria® V 和 Stratix® V 設備。

    解決方法

    在外部 PLL 模式下使用 ALTLVDS_RX megafunction 並啟用 DPA 時，請下載此操作方法文檔和example-project.zip檔，修改您的設計。

    首先，您需要完成使用外部 PLL 模式實現ALTLVDS_RX和ALTLVDS_TX的步驟，如下文相關解決方案中所述。

    相關文章

    相關產品

    本文章適用於 9 產品

    Arria® V GT FPGA
    Stratix® V E FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Stratix® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。