文章 ID: 000074146 內容類型: 產品資訊與文件 最近查看日期: 2015 年 08 月 27 日

如何在 Altera_PLL 和 ALTLVDS_RX 之間插入 LVDS 緩衝器，或者在外部 PLL 模式下為 Cyclone® V、Arria® V 和 Stratix® V 器件插入 ALTLVDS_TX megafunction？

環境

  • Intel® Quartus® II 訂閱版
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    當在外部PLL模式下用於Cyclone® V、Arria® V和Stratix® V器件時，當打開以下任何選項時，需要在Altera_PLL和ALTLVDS_RX或ALTLVDS_TX兆功能之間插入LVDS緩衝器：

    • 啟用 PLL 的動態重新配置
    • 啟用對動態相移埠的存取
    • 啟用物理輸出時鐘參數

    解決方法

    下載 此操作指南檔，瞭解如何在外部 PLL 和 ALTLVDS IP 之間添加中間 LVDS 緩衝器。

    操作說明文件參考了可以在 VHDL 或 Verilog 中下載的每個 Cyclone® V、Arria® V 和 Stratix® V 設備的示例設計：

    相關文章

    相關產品

    本文章適用於 15 產品

    Stratix® V GX FPGA
    Cyclone® V E FPGA
    Cyclone® V SX SoC FPGA
    Arria® V GZ FPGA
    Cyclone® V SE SoC FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V GT FPGA
    Arria® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    Stratix® V E FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。