由於 Quartus® II 軟體版本 12.1 及更新版本的問題,在外部 PLL 模式中使用 ALTLVDS_RX 兆功能時,您可能會在 Arria® V 裝置中看到此錯誤。
錯誤:SERDES DPA Block 節點'lvds_rx:lvds_rx_inst0|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated||lvds_rx_dpa3」未正確連接「RXFCLK」埠。它必須連接到下面列出的有效埠之一。資訊:可連線至 arriav_pll_lvds_output WYSIWYG 的 LVDSCLK 埠資訊:可連線至 GENERIC_PLL WYSIWYG 的 OUTCLK 埠
為了解決這個問題,必須在rx_inclock rx_enable和埠上的外部 pll 和 ALTLVDS 實例之間插入 LVDS 緩衝區。
請參閱以下相關解決方案,瞭解如何在外部 PLL 與 ALTLVDS IP 之間新增中間 LVDS 緩衝區。