描述
使用 VHDL 作為世代語言時，PCI Express® Avalon®MM 硬 IP 上的 CRA 埠的 Qsys 位址翻譯是不正確的。
此問題不會在使用 Verilog HDL 時發生。
解決方法
若要在 VHDL 中解決此問題，請手動編輯所產生的 VHDL 檔案：
開啟 Qsys .vhd 檔案，識別 altpcie_< device family>_hip_avmm_hwtcl 元件。
變更行由：CraAddress_i : in std_logic_vector(11 downto 0)
自CraAddress_i : in std_logic_vector(13 downto 2)
此問題排定在未來版本的 Quartus® II 軟體中修復。