文章 ID: 000074766 內容類型: 疑難排解 最近查看日期: 2016 年 05 月 02 日

為什麼我的PLL輸出在TimeQuest時序分析器中具有不正確的相移？

環境

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於Quartus® II軟體存在問題，TimeQuest時序分析器可能會計算出PLL輸出時鐘的錯誤相移。當您在 derive_pll_clocks PLL參考時鐘上使用非零相移時，Arria® V、Cyclone® V和Stratix® V設計中會出現此問題。

    解決方法

    要變通解決此問題，請執行下列操作之一：

    • 使用輸出時鐘上的相移設置，而不是 PLL 中的參考時鐘相移。
    • 使用約束而不是使用 create_generated_clockderive_pll_clocks.

    相關文章

    相關產品

    本文章適用於 15 產品

    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GZ FPGA
    Stratix® V GS FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。